Fragmento

Computadora serie con una memoria en base a núcleos de ferrita de 4096 palabras de 12 bits, realizada en base a circuitos integrados DTL de la familia M5900 de la Mitsubitshi (compuertas NAND, inversores y biestables tipo JK). Su reloj era de un MHz. Compatible a nivel de instrucciones con la PDP8-e de la firma Digital. Sus únicos equipos periféricos eran un lector de cinta de papel de 5 canales y un teletipo impresor de 50 bits por segundo con perforador de cinta de papel. Para la comunicación con el hombre disponía además de un teclado con no más de 20 teclas, un display numérico en base a neones y 8 pequeños bombillos que iluminaban igual número de letreros fijos de antemano para informar situaciones relativas a la aplicación específica. Su forma externa era aproximadamente 45 cm. de ancho, 70 cm. de profundidad y 20 cm. de alto. Breve idea de la arquitectura interna: Opera en base a movimiento de información en forma serie entre sus registros. Casi todos sus registros son de 12 bits y configurados como registros de desplazamiento. La unidad aritméticológica procesa un bit a la vez, siendo necesarios 12 ó 13 pulsos de reloj para la ejecución de estas funciones. El intercambio con la memoria ocurre en forma paralela, lo cual se sitúa en tiempo antes y después del intervalo de tiempo destinado al movimiento serie de la información. Todo se sincroniza por un contador de Johnson de 8 bits que transita por 16 estados denominados turnos -2, -1, 0, 1, 2,…, 13. En el turno -2 se hacen las lecturas de memoria y en el turno 13 las escrituras. El intervalo de turnos entre 0 y 11 se utiliza para el movimiento de información entre registros, lo denominamos intervalo básico.

Palabras clave:

2011-07-11   |   565 visitas   |   Evalua este artículo 0 valoraciones

Vol. 11 Núm.1. Enero-Abril 2010 Pags. BFMC 2010; 11(1)